找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
热搜: 活动 交友 discuz
查看: 158|回复: 0

SJ 21185-2016 印制电路用挠性基材环境试验方法

[复制链接]

36

主题

0

回帖

154

积分

童生

积分
154
发表于 2023-11-28 17:26:37 | 显示全部楼层 |阅读模式
本标准规定了印制电路用挠性基材环境试验方法。
本标准适用于印制电路用挠性覆铜箱层压板、覆盖层和粘结材料。
标准编号:SJ 21185-2016
标准名称:印制电路用挠性基材环境试验方法
英文名称:Environmental test method for flexible printed circuit materials
发布部门:中华人民共和国工业和信息化部
发布日期:2016-12-14
实施日期:2017-03-01
标准状态:现行
起草单位:中国电子科技集团公司第十五研究所
文件格式:PDF
文件页数:15页
文件大小:3.19MB

标准全文下载:
SJ 21185-2016 印制电路用挠性基材环境试验方法.pdf (3.19 MB)

文档首页截图如下:
免责声明 1、本站所有资源均来自会员分享或网络收集整理,仅供会员交流学习,禁止用于商业用途,下载后请在24小时之内删除;
2、如本帖侵犯到任何版权问题,请立即告知本站(qbw86@foxmail.com),本站将及时删除并致以最深的歉意;
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|全标网 ( 沪ICP备2021120899号 )

GMT+8, 2024-11-1 07:12 , Processed in 0.058175 second(s), 31 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表